Runsaasti L3 cachea single-thread-laskentaan?

Viestiketju alueella 'Prosessorit, emolevyt ja muistit' , aloittaja zinnia, 09.10.2020.

NOSTOJA MUROPAKETIN SISÄLLÖSTÄ
  1. zinnia

    Rekisteröitynyt:
    09.10.2020
    Viestejä:
    5
    Moi,

    löytyisikö täältä näkemystä millaisella prosessorilla saataisiin kustannustehokkaimmin ratkottua seuraavaa tieteellistä ongelmaa?

    Meillä on raskas simulaatiomalli, jonka laskentaa ei voi jakaa useille ytimille. Ongelma ei siis ole ns. vektoroituva. Tiedämme että L3 cache määrä vaikuttaa merkittävästi ajoaikaan, jopa niin että prosessorin laskentanopeus itsessään on nykykoneilla (etenkin tuoreimmilla, joissa kaikissa on potkua) toissijainen ongelmalle. Kuitenkin riippuu koneen tyypistä onko koko ilmoitettu L3 välimuisti käytettävissä ns single-thread-laskennassa. Vaikuttaa siltä että esim Ryzen Threadrippereissä 64MB cache on jaettu useampaan (neljään?) osaan, jolloin yhdellä säikeellä laskettaessa käytössä ei olisikaan kuin osa ko. cachesta. Käytännössä ajot toteutetaan kahdella rinnakkaisella ketjulla joten tuosta Threadripperistäkin saattaisi olla puolet cachesta käytössä yhdelle ajolle, joka taas mahdollisesti pesisi i9-10-sarjan 20MB välimuistit. Toisaalta hinnatkin ovat sen suuntaiset että yhden Ryzeniä pyörittävän koneen hinnalla saisi kaksi i9-konetta, jolloin periaatteessa yhtä kahden ketjun ajoa voisi ajaa ketju per kone.

    Onko em. pohdintaan muita kulmia? Tai keksiikö joku jonkin muun CPU-vaihtoehdon jota ei olla vielä huomioitu?
     
  2. Photiou

    Rekisteröitynyt:
    23.11.2005
    Viestejä:
    907
    Heitetään CPU-vaihtoehdoksi jota et ole huomioinut POWER9 SU ja perusteeksi että 120MiB L4 cache - toki olettaen että sorsat löytyy ja softa on portattavissa :p. Edit: lisätään vielä Oraclen SPARC M8 jossa 64MiB L3.
     
    Viimeksi muokattu: 10.10.2020
  3. E.T

    Rekisteröitynyt:
    09.10.2000
    Viestejä:
    11 053
    1. Threadripper ei ole Ryzen, joka on desktop prossu.
    2. Kummassakin käytetyssä Zen2 arkkitehtuurissa L3:a on 16MB per neljän ytimen CCX yhden CCD:n/chipletin sisältäessä kaksi CCX:ä.
      Torstaina julkistetussa Zen3 arkkitehtuurissa CCX:n koko tuplautui koko CCD:n kattavaan kahdeksaan ytimeen ja yhden ytimen osoitettavissa oleva L3 tuplautui myös 32MB:hen.
    3. Muutamalla säikeelle ei ole mitään järkeä ostaa kalliilla paljon peukaloitaan pyöritteleviä ytimiä.
     
  4. zinnia

    Rekisteröitynyt:
    09.10.2020
    Viestejä:
    5
    Kiitos. Periaatteessa kyllä ja kyllä, käytännössä menisi kuitenkin sekä rahallisten että muiden resurssien kannalta liian kalliiksi.
     
  5. zinnia

    Rekisteröitynyt:
    09.10.2020
    Viestejä:
    5
    Järki lähtee siinäkin kun odottaa viikkotolkulla mallituloksia :) Threadripperiin edelleen kallistutaan, kehitys toki kehittyy mutta ei pysty odottelemaan että uudet julkistukset on kaupan hyllyllä. Eurokin on konsultti, valitettavasti.
     
  6. E.T

    Rekisteröitynyt:
    09.10.2000
    Viestejä:
    11 053
    Lakkasiko se L3 olemasta merkitsevä?
    Threadrippereissä yhden ytimen/säikeen osoitettavissa on 16MB L3:sta.
    Ne kun käyttävät täysin samoja Zen2 arkkitehtuurin CCD-piilastuja kuin 3000-sarjan Ryzenit. (ja Zen2 EPYCit)
    Threadripperin päivitys Zen3:en ja 32MB L3:en per CCX tulenee joskus talvella.
     
  7. zinnia

    Rekisteröitynyt:
    09.10.2020
    Viestejä:
    5
    Malleja on kuin sieniä sateella, joten puhutaanko vähän tarkemmin? Näyttäisi että näissä
    Ryzen 9 3900XT ja Ryzen Threadripper Pro 3945WX on lähes samat speksit, ekassa on turbonopeus parempi ja jälkimmäisessä puolestaan perus. Onko näissä muuta oleellista eroa? Enempää ytimiä ei tarvi, mutta jos ydinten määrää tiputtaa, yhden ytimen käytössä oleva L3 ei taida ainakaan nousta? Tarkennan vielä että meillä on käytännössä yhdessä ajossa aina kaksi rinnakkaista ketjua omissa säikeissään (kuten aloituspostissa kirjoitin), mutta hyötyä saataisiin siitäkin jos samaan aikaan koneella voisi ajaa rinnakkain kahta mallia niiden toisiaan häiritsemättä (2x2 säiettä).

    MUTTA: Viesteilin verkkokaupan yritysmyynnin kanssa, ja puhuvat (laitevalmistajaa konsultoituaan) että AMD:n prossissa L3 jakautuisi (tasan?) ytimien kesken. Pyysin vielä tarkennusta mutta tästä saa sen kuvan että yhdelle säikeelle on osoitettavissa selvästi vähemmän kuin 16MB L3:sta. Myös täällä

    https://en.wikichip.org/wiki/amd/microarchitectures/zen

    kirjoitetaan "It's important to note that the L3 in Zen is not a true last level cache (LLC) as the 16 MiB L3$ will consist of two separate 8 MiB and not one unified L3." Onkohan tosiaan näin? Jos on, kiinnostus siirtyy nopeasti takaisin i9-10900K:iin.
     
  8. E.T

    Rekisteröitynyt:
    09.10.2000
    Viestejä:
    11 053
    Väärä arkkitehtuuri.
    Zen2 tuplasi L3:n per Zenistä/Zen+:sta 16MB per CCX.
    Zen3 taas "tuplaa" sen 32MB:hen yhdistämällä kaikki CCD:n 8 ydintä yhteen CCX:än.
    https://cdn.mos.cms.futurecdn.net/Wru3LLRbpzHaMSvukM6tej.jpg

    Intel ei ole tehnyt muuta kuin uudelleenbrändännyt samaa vanhaa 2015 vuoden kuudennen sukupolven Skylakea, mutta AMD on tehnyt oikeasti parannuksia.
     
  9. zinnia

    Rekisteröitynyt:
    09.10.2020
    Viestejä:
    5
    Kiitos, luulen että pikkuhiljaa käsitän tilanteen. Eiköhän me malteta muutama viikko odottaa jotta saadaan 5000-sarjan ryzenistä tarjous. Täytyy toivoa että toimitusajat eivät veny kovin pitkälle.
     

Jaa tämä sivu

Alibi
Anna
Deko
Dome
Erä
Hymy
Kaksplus
Kippari
Kotilääkäri
Kotiliesi
Koululainen
Ruoka.fi
Parnasso
Seura
Suomen Kuvalehti
TM Rakennusmaailma
Tekniikan Maailma
Vauhdin Maailma
Golfpiste
Vene
Nettiauto
Ampparit
Plaza
Muropaketti